模拟外设

模数转换器 (ADC)

ADC —— 概述(一)

- **ADC： 12位分辨率，1 MHz转换率**
  - ADC时钟为16MHz时，最快1μs的转换时间(全速)
- **转换范围：0 —— 3.6 V**
- **ADC供电要求： 2.4V —— 3.6 V(全速) 最低1.8V(低速)**
- **ADC输入范围： VREF- ≤ VIN ≤ VREF+**
- **多达26路输入通道:**
  - 24路外部通道
  - 2路内部通道，连接到：
    - 温度传感器
    - 内部参考电压：VREFINT = 1.22V
- **通道转换组(顺序):**
  - 最多27个规则组
  - 最多4个注入组

ADC —— 概述(二)

- 针对规则转换和注入转换的外部的触发事件设置
- 单次和连续转换模式
- 规则组合注入组的间断模式
- 以一定顺序对规则组进行最多**27**次转换，对注入组进行最多**4**次转换
- 每个通道都可以设置采样时间
- 可编程的转换分辨率：**12 / 10 / 8 / 6** 位
- 向左或右对齐以取得数据的一致性
- 设置模拟看门狗的最高和最低门限
- 支持**DMA**
- 自动调整转换间的硬件延迟
- 可设置的自动关机模式 **(**省电模式**)**
- 产生中断：
  - 转换结束 **/** 注入转换结束 **/** 模拟看门狗 **/** 数据溢出**(DMA)**

ADC —— 框图


VREF+
VREF-
VDDA
VSSA
ADCCLK
ADC 预分频:
/1, /2 and /4
HSI
ADC_IN0
ADC_IN15
ADC_IN18
ADC_IN25
GPIO Ports
ANALOG MUX
最多4个注入转换
ADC
注入通道
规则通道
DMA Request
注入通道数据寄存器
(4x12bits)
规则转换数据寄存器
(12bits)
数据总线
最多27个规则转换
Temp Sensor
VREFINT
TIM2_TRGO
TIM2_CH1
TIM3_CH4
TIM4_TRGO
TIM4_CH1
TIM4_CH2
TIM4_CH3
TIM7_TRGO
TIM9_TRGO
TIM9_CH1
TIM10_CH1
启动触发
(注入组)
JEXTRIG bit
Ext_IT_15
JEXTSEL[2:0]
TIM2_TRGO
TIM2_CH2
TIM2_CH3
TIM3_TRGO
TIM3_CH1
TIM3_CH3
TIM4_TRGO
TIM4_CH4
TIM6_TRGO
TIM9_TRGO
TIM9_CH2
启动触发
(规则组)
EXTRIG bit
Ext_IT_11
EXTSEL[2:0]
ADC转换准备好
注入通道转换开始
注入转换准备好
规则转换开始
规则转换准备好
规则转换数据溢出
规则通道转换结束
注入通道转换结束
ADONS JSTRT JCNR STRT RCNR OVR EOC JEOC AWD
Flags
模拟看门狗事件
中断使能位
OVRIE EOCIE JEOCIE AWDIE
ADC中断
模拟看门狗
最高门限寄存器
(12bits)
最低门限寄存器
(12bits)

ADC —— 时钟

- **ADC**模拟部分使用单独的时钟系统，与**CPU**的运行频率分割(**CPU**可以运行在**KHz**频率到最高**32MHz**频率范围内)，在**HSI**为**16MHz**时达到最高的转换速率。



ADC —— 性能

- **ADC**供电范围：**1.8V —— 3.6 V**
- **ADC**的性能取决于**CPU**的运行频率和供电

<table>
<tr><th>STM32L
供电
(VDDA)</th><th>ADC
供电</th><th>最高系统
时钟</th><th>ADC
时钟</th><th>转换
时间</th><th>ADC
最佳性能</th></tr>
<tr><td rowspan="2">1.65V-2.0V</td><td>1.65V- 1.8V</td><td colspan="4">ADC不能进行工作</td></tr>
<tr><td>1.8V- 2.0V</td><td>16MHz</td><td rowspan="2">8MHz
(HSI /2)</td><td rowspan="2">2us</td><td rowspan="2">500Ksps</td></tr>
<tr><td rowspan="2">2.0V -3.6V</td><td>2.0V- 2.4V</td><td>32MHz</td></tr>
<tr><td>2.4V- 3.6V</td><td>32MHz</td><td>16MHz (HSI)</td><td>1us</td><td>1Msps</td></tr>
</table>

ADC —— 规则通道组

- 可编程的规则通道数：最多27个规则采样
- 可编程的采样时间和转换顺序
- 可编程的转换启动条件：
  - 软件设置转换启动位
  - 外部事件触发
    - **EXTI IT11**
    - **5个定时器的11个触发条件**

	TRGO	CC1	CC2	CC3	CC4
Timer 2	X		X	X	
Timer 3	X	X		X	
Timer 4	X				X
Timer 6	X				
Timer 9	X		X		

ADC —— 注入通道组

- 可编程的注入通道数：最多4个注入转换
- 可编程的采样时间和转换顺序
- 可编程的转换启动条件：
  - JAUTO：在规则通道转换后自动进行注入通道转换
  - 软件设置转换启动位
  - 外部事件触发：
    - **EXTI IT15**
    - **6个定时器的9个触发条件**

	TRGO	CC1	CC2	CC3	CC4
Timer 2	X				
Timer 3					X
Timer 4	X	X	X	X	
Timer 7	X				
Timer 9	X	X			
Timer 10		X			

ADC —— 转换模式

- 四种转换模式：

单通道

单次转换模式



单通道

连续转换模式



多通道(扫描)

单次转换模式



多通道（扫描）

连续转换模式



ADC —— 间断转换模式

- 将顺序转换的通道序列分割为各个子序列
- 规则组和注入则都可以设置间断转换模式：
  - 规则组最多8个子序列
  - 注入组最多3个子序列

例如:

- 顺序转换规则通道：0，1，2，4，5，8，9，11，12，13，14和15
- 间断转换的通道数量设为3

注意： 不能对规则组和注入组都使用间断转换模式，间断模式只对单个组有效。

ADC —— 转换次序

- 最多**27**个规则转换和最多**4**个注入转换，提供可编程的转换次序，采样时间和多次采样的可能性。

例如： 对以下通道顺序进行采样 **0, 2, 8, 4, 7, 3, 3 ,3** 和 **11**

- 采用不同的采样时间
- 对通道**3**多次采样



ADC —— DMA传输

- 在每个**ADC**规则通道采样结束以后，可以触发**DMA**传输 (不适用于注入通道)





例如:

- 对规则通道进行转换：**0, 2, 3, 4, 2, 5, 9, 7** 和 **8**
- 转换后的数据存储于 转换后数组**[9]**
- 启动**DMA**传输 (目标地址自加)

注意： **DMA**每次访问**ADC_DR**寄存器，**EOC**标志都将自动清除

ADC —— 模拟看门狗

- **12**位模拟看门狗，最高门限和最低门限可编程
- 可以在单个，多个，或所有的转换通道上使能该功能：
  - 单个规则通道 / 单个注入通道 / 所有注入，规则通道
- 在检测到最高门限或最低门限时，将触发中断

ADC —— 采样时间（$T_{Sampling}$）

- 每个通道都可以设置以下的采样时间：
  - 4 cycles
  - 9 cycles
  - 16 cycles
  - 24 cycles
  - 48 cycles
  - 96 cycles
  - 192 cycles
  - 384 cycles



ADC —— 完整的转换时间

- 完整的转换时间 = 采样时间($T_{Sampling}$) + 转换时间 ($T_{Conversion}$)

分辨率	转换时间($T_{Conversion}$)
12 bit	12 Cycles
10 bit	11 Cycles
8 bit	9 Cycles
6 bit	7 Cycles

- 当ADCCLK = 16MHz并且采样时间 = 4 cycles ➔ 完成的转换时间：
  - 12位分辨率 (12 + 4 = 16 cycles) ➔ **1μs**
  - 10位分辨率 (11 + 4 = 15 cycles) ➔ **937.5ns**
  - 8位分辨率 (9 + 4 = 13 cycles) ➔ **812.5ns**
  - 6位分辨率 (7 + 4 = 11 cycles) ➔ **685ns**

ADC —— 硬件延迟插入(一)

- 如果CPU的数据处理速度不是足够的快，可以在ADC转换之间插入延迟，来降低数据处理的速率(DELS[2:0]可选择7APB时钟到255APB时钟的延迟)
- 延迟可以插入的位置：
  - 每次规则转换后

  - 每个注入转换组后



- 注意：在延迟时发生的触发事件将被忽略

i 注入转换 #i　　i 规则转换 #i

ADC —— 硬件延迟插入(二)

- 不同的转换组之间不能插入延迟



ADC —— 硬件延迟插入(三)

- 延迟冻结模式
  - DELS = 001，为延迟冻结模式，只有在当前组之前的所有数据都被处理了之后，才能发起新的转换
    - 对于规则通道转换：需要等到ADC_DR寄存器数据被读出或者EOC位被清除

    - 对于注入组转换：需要等到JEOC位被清除



ADC —— 自动关机模式(一)

- 当ADC不进行转换工作时，可以配置ADC的自动关机以降低功耗。以下条件可以配置自动关机：
  - PDD = 1：ADC处于延迟状态中自动关机 ➔ ADC在延迟结束后上电
  - PDI = 1：ADC处于等待触发事件的状态中自动关机 ➔ ADC在下次触发事件产生时上电



ADC —— 自动关机模式(二)

- 举例说明自动关机模式对耗电的影响：
  - **ADC**选择连续转换模式
  - 在每个通道转换之间，选择插入**15cycles**的延迟 **(DELS = 011).**
  - 转换时间为**1μs (16 cycles at 16MHz).**

CPU 运行频率	**ADC** 功耗电流 **(in μA)**	
	ADC 选择正常模式 **	ADC 选择自动关机模式 ***
16MHz (from HSI)	**1453μA**	**630μA**
4MHz (from MSI)*	**1453μA**	**445μA**
1MHz (from MSI)*	**1000μA**	**258μA**
32kHz (from MSI)*	**900μA**	**150μA**

*** : HSI** 打开　**** : PDI=PDD=0**　***** : PDI=PDD=1**

ADC —— 标志位和中断

OVR：规则转换数据丢失

EOC：«规则通道转换结束» 配合**EOCS**位，指示：

➔ 单个规则通道转换结束

➔ 规则组转换结束

JEOC：« 注入通道转换结束 » 指示：注入组转换结束

AWD：« 模拟看门狗 » 指示：转换值超过设置的门限值

ADONS：« ADC状态标志 » 指示：ADC准备好进行转换

STRT: « 规则通道开始转换 » 指示：规则通道转换的开始

RCNR: « 规则通道准备好标志 » 指示：可以开始新的规则转换

JSTRT: « 注入组开始转换 » 指示：注入组转换的开始

JNCR: « 注入通道准备好标志 » 指示：可以开始新的注入转换